


AN: PAT 1989-036290
TI: Compound semiconductor wafer for LED, FET, etc. comprises silicon-germanium alloy crystal layer obtd. by liq. epitaxial growth on silicon substrate, and upper crystal layer
PN: **JP63310111-A**
PD: 19.12.1988
AB: Compound semiconductor wafer consists of an Si substrate, an Si-Ge alloy crystal layer produced by liq. epitaxial growth on the Si substrate surface, and a cpd. semiconductor crystal layer on top. Si-Ge alloy crystal layer is produced by contacting the Si substrate surface with an epitaxial growth liq. contg. molten metal solvent e.g., Ga, In, Tl, Sn, Bi or Pb etc., and a supersaturation amt. of Si and Ge. Compound semiconductor crystal layer, e.g., consists of a lower p-type Ga(0.87)Al(0.13) As layer, a middle n-type Ga(0.7)Al(0.3)As layer, and an upper n-type Ga(0.95)Al(0.05)As layer.; Excellent mechanical strength and crystal structure. Used in light emitting diodes, semiconductor lasers, field effect transistors, etc.
PA: (HITD) HITACHI CABLE LTD;
FA: **JP63310111-A** 19.12.1988;
CO: JP;
IC: C30B-019/12; C30B-029/52; H01L-021/20;
MC: L04-C22; L04-E01A; L04-E03; L04-E03B; U11-C01D; U11-C01J1; U11-C01J3; U11-C01J4;
DC: L03; U11;
FN: 1989036290.gif
PR: JP0145407 12.06.1987;
FP: 19.12.1988
UP: 30.01.1989

BEST AVAILABLE COPY

This Page Blank (uspto)



BEST AVAILABLE COPY

This Page Blank (uspto)

⑪ 公開特許公報 (A)

昭63-310111

⑤Int.Cl.
H 01 L 21/208
C 30 B 19/12
29/52

識別記号

庁内整理番号

7630-5F
8518-4G
8518-4G

⑩公開 昭和63年(1988)12月19日

審査請求 未請求 発明の数 2 (全6頁)

⑥発明の名称 化合物半導体ウェハ及びその製造方法

⑦特 願 昭62-145407

⑧出 願 昭62(1987)6月12日

⑨発明者 佐川 敏男 茨城県日立市日高町5丁目1番1号 日立電線株式会社電線研究所内
 ⑩発明者 野口 雅弘 茨城県日立市日高町5丁目1番1号 日立電線株式会社電線研究所内
 ⑪発明者 倉田 一宏 茨城県日立市日高町5丁目1番1号 日立電線株式会社電線研究所内
 ⑫発明者 国武 栄一 茨城県日立市日高町5丁目1番1号 日立電線株式会社電線研究所内
 ⑬出願人 日立電線株式会社 東京都千代田区丸の内2丁目1番2号
 ⑭代理人 弁理士 繁谷 信雄

最終頁に続く

明 紹 書

1. 発明の名称

化合物半導体ウェハ及びその製造方法

2. 特許請求の範囲

① Si基板と、該Si基板上に液相エピタキシャル成長法により形成されたSi-Ge合金結晶層と、該Si-Ge合金結晶層の上に形成された化合物半導体結晶層とを備えたことを特徴とする化合物半導体ウェハ。
 ② Si基板上に化合物半導体結晶のエピタキシャル層が形成されたウェハの製造方法において、金属融液の溶媒中にSi及びGeを過飽和状態まで溶解させた原料溶液を上記Si基板の表面に接触させて液相エピタキシャル法により上記Si基板上にSi-Ge合金結晶層を形成した後、該Si-Ge合金結晶層の上に上記化合物半導体結晶をエピタキシャル成長させることを特徴とする化合物半導体ウェハの製造方法。
 ③ 上記金属融液がGa, In, Te, Sn, Bi 及びPbのうちいずれか1種あるいは2種以上の金属

元素を有していることを特徴とする特許請求の範囲第2項記載の製造方法。

④ 上記金属融液がTe, Zn, Sn, Mg 及びCdのうちいずれか1種あるいは2種以上の不純物を含有することを特徴とする特許請求の範囲第3項記載の製造方法。
 ⑤ 上記液相エピタキシャル法が傾斜法であることを特徴とする特許請求の範囲第2項ないし第4項のうちいずれか1項記載の製造方法。
 ⑥ 上記液相エピタキシャル法が浸漬法であることを特徴とする特許請求の範囲第2項ないし第4項のうちいずれか1項記載の製造方法。
 ⑦ 上記液相エピタキシャル法がスライドポート法であることを特徴とする特許請求の範囲第2項ないし第4項のうちいずれか1項記載の製造方法。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は化合物半導体ウェハ及びその製造方法に係り、特にSi基板を用いた化合物半導体ウ

エハに関する。

[従来の技術]

一般に、発光ダイオード、半導体レーザ、FET等の各種デバイスには化合物半導体結晶が利用されている。これらのデバイスではその発光的機能、受光的機能等の用途に応じて化合物半導体の混晶比を変える等の方法により各機能の実現化が図られている。

ところで、このようなデバイスの基板としてはその上に成長させる化合物半導体結晶と格子定数が近いということからGaAsやInP等の化合物半導体基板が用いられているが、これらの化合物半導体結晶はSiやGe等の元素半導体結晶に比べて劈開しやすく脆い機械的特性を有しており、操作性に劣ると共に価格も10倍程度高いという問題がある。

そこで、近年これらの問題に対処するためにSi基板を用いた化合物半導体結晶のMOCVD成長、MBE成長等の検討が行なわれており、① "Growth and properties of GaAs / AlGaAs on non-polar substrates using molecular beam epitax-

y" J. Appl. Phys. 58(1), 1 July 1985, P374-381 及び② "Physics and Applications of Ge_xSi_{1-x} / Si Strained Layer Heterostructures" IEEE QE-22, No. 9 1986, P1696-1710に発表されている。

[発明が解決しようとする問題点]

しかしながら、これらの方では厚さ1μm程度までの薄膜の結晶成長しか報告されておらず、これでは発光ダイオード等のフォトンを利用するデバイスにおいては格子定数の差に起因して生じるミスマッチングにより結晶成長時に極めて大量の欠陥が発生し、発光特性に悪影響を及ぼすという問題がある。

かくして、本発明の目的は上記従来技術の問題点を解消し、発光特性に悪影響を及ぼすことなく且つ操作性が良好で安価な化合物半導体ウェハを提供することにある。

また、本発明はこのような化合物半導体ウェハを得ることができる製造方法を提供することも目的としている。

[問題点を解決するための手段]

本発明の化合物半導体ウェハは上記目的を達成するために、Si基板と、該Si基板上に液相エピタキシャル成長法により形成されたSi-Ge合金結晶層と、該Si-Ge合金結晶層の上に形成された化合物半導体結晶層とを備えたものである。

また、このような化合物半導体ウェハは、金属融液の溶媒中にSi及びGeを過飽和状態まで溶解させた原料溶液をSi基板の表面に接触させて液相エピタキシャル法により上記Si基板上にSi-Ge合金結晶層を形成した後、該Si-Ge合金結晶層の上に化合物半導体結晶をエピタキシャル成長させる方法により製造することができる。

[作用]

すなわち、本発明は液相エピタキシャル成長法によりSi基板上にSi-Ge合金結晶層を形成した後、その上に化合物半導体結晶の成長を行なうものである。

このような方法により、デバイスの動作層として成長させようとする化合物半導体結晶と同様の

格子定数を持つSi-Ge合金結晶層をSi基板上に形成すれば、その上に整合性よく化合物半導体結晶を成長させることができる。

なお、液相エピタキシャル成長方法としては傾斜法(ティッピング法)、浸漬法(ティッピング法)、スライドポート法等を用いることができるが、ここで傾斜法を例にとって本発明の方法をさらに詳しく説明する。

この傾斜法で結晶成長を行なわせる容器全体を傾斜させることができるような装置が用いられる。まず、第2図aに示す如くグラファイト等からなるポート21の一端に適量秤量したSi22、Ge23及び溶媒としての金属、例えばGa24を載置する。ポート21の他端にはSi基板25を治具26で固定しておく。そして、このポート21をHeやArが供給されている石英反応管27内にセットすると共に反応管27を第2図aのように傾けて基板25と原料とを分離した状態で反応管27内を昇温する。

所定の温度に達したら、第2図bのように反応

管27の傾きを逆にしてSi22及びGe23が溶解された原料溶液28を基板25上に接触させる。この状態で反応管27内温度を一定速度で降下させると、基板25上にSi-Geの結晶が晶出して薄膜が形成されてくる。このようにして所定時間だけ結晶を成長させたら、第2図Cの如く再び反応管27の傾きを戻して基板25と原料溶液28との分離を行なう。

以上のようにしてSi基板25上に形成されたSi-Ge合金結晶層29の組成を第3図に示す。この図からわかるように基板25の近傍ではSi成分が多く、基板25から離れる程(成長する程)Ge成分が多くなっている。そのため、この合金結晶層29はSi基板25との格子整合性に優れ、また成長終点の位置すなわち合金結晶層29の上部では統一して成長させるGaAsやGaAlAs等との格子整合性に優れている。

また、Si成分は偏析係数に従って徐々に減少するので、欠陥等の導入が抑えられ、発光特性への悪影響が著しく軽減される。さらに、液相エピタ

度及び組成比を制御することができる。

第6図にSi-Ge合金結晶の組成と格子定数との関係を示す。ここで例えばGaAs及びGaPの格子定数はそれぞれ5.642Å、5.451Åであり、これらの化合物半導体結晶を成長させたい場合にSi-Ge合金結晶の組成を上記の各格子定数に対応する値とすれば、格子整合性は良好なものとなる。

〔実施例〕

以下、本発明の実施例を添付図面に従って説明する。

実施例1

第1図に示すようなスライドポートを用いて本発明の方法によりSi基板上にSi-Ge合金結晶層の形成を行なった。

このスライドポートは水素気流中で温度1000℃で十分空焼を行ない且つ重金属等の不純物を取り除いて高純度化したグラファイト製ポートであり、台座1上をスライド可能に設けられた基板ホルダ2とこの基板ホルダ2の上に設けられた溶液ホルダ3を有している。なお、溶液ホルダ3には4つ

キシャル法を用いているのでMOCVD法やMBE法より成長速度を大きくとることができ、膜厚の厚い結晶成長には極めて有効である。

さらに、第4図はGaとGeの状態図である。例えば、温度900℃ではGa10原子%に対し約90%のGeで飽和することがわかり、この状態で原料溶液を基板に接触させて温度を下げるとき、その温度差に相当する溶解量の結晶が基板上に晶出してくる。同様にして、第5図はGaとSiの状態図であり、温度900℃においてGa90%原子%に対しSiの溶解量は約10%原子%である。

また、Gaを溶媒、Ge-Siを溶質として温度を下げながら結晶を晶出させた場合、Geに対するSiの量は3~10の偏析係数で晶出することが確認された。さらに、溶液槽内における溶質の量はGeに対するSiの晶出速度が大きいので時間の経過と共にSi量の割合が少くなりGeの比が増加していく。このSi/Geの比率の変化速度は溶液槽の大きさ、形状を調節することにより制御することが可能である。この他、晶出開始の温度によっても晶出速

度及び組成比を制御することができる。

まず、基板ホルダ2にSi基板8を保持させると共に溶液ホルダ3の溶液槽4内にGa10g、Ge70g、Si1gを収容し、水素気流中で850℃まで昇温した。この状態で1時間静置した後、1℃/minの冷却速度で降温し、845℃となったところで操作棒9により基板ホルダ2をスライドさせて基板8と溶液槽4の原料溶液との接触を行なう。

さらに、このまま40分間降温を続けた後、再び基板ホルダ2をスライドさせて基板8を原料溶液から分離させた。その後、室温まで冷却し、基板ホルダ2から基板8を取り出した。

このようにしてSi基板8上に厚さ65μのP型Si-Ge合金結晶層を形成することができた。このSi-Ge合金結晶層は成長開始点におけるSiの組成比が0.9、成長終了点におけるSi組成比が0.4であった。

実施例2

原料をGa10g、Ge80g、Si0.5gとした他は実

施例1と同様にして結晶成長を行なった。このとき得られたSi-Ge合金結晶層の組成は成長開始点におけるSiの組成比が0.85、成長終了点におけるSiの組成比が0.1であった。

実施例3

原料としてSn10g、Ge60g、Si1gに50wt%のTeを添加したものを用い、実施例1と同様にして結晶成長を行なった。このときのSi-Ge合金結晶層は成長開始点ではSiの組成比が0.8でキャリア濃度 2×10^{18} 個/cm³のn型、成長終了点ではSiの組成比が0.3でキャリア濃度 3×10^{18} 個/cm³のn型であった。

実施例4

第1図に示したスライドポートの基板ホルダ2にP型、2インチ(約5.08cm)円形サイズ、350μm厚、キャリア濃度 2×10^{18} 個/cm³のSi基板を保持させると共に溶液ホルダ3の溶液槽4内にGa10g、Ge80g、Si0.5gを、溶液槽5内にGa100g、GaAs10g、Al500mg、Zn3gを、溶液槽6内にGa100g、GaAs10g、Al2g、Te50mgを、

Si-Ge合金結晶層は単層に限るものではなく、Si及びGeの組成比を変化させた多層成長を行なうこともできる。

なお、GaPを形成させる場合にはSiを多くして溶液槽を大きく取ればSi量の減少割合の少ない結晶が得られる。

〔発明の効果〕

以上説明したように本発明によれば、次の如き優れた効果が発揮される。

(1) Si-Ge合金結晶層を設けるのでSi基板上に整合性よく各種化合物半導体を成長させることができるようになる。従って、ウェハの操作性が向上し低価格化が達成される。

(2) 無転位のSi結晶を使用するので、20~30μm以上の厚さを確保すれば成長界面における欠陥も取り除かれ、結晶学的特性が向上する。従って、量産化、品質向上が可能となる。

(3) Si結晶の熱伝導率はGaAs結晶に比べて3~4倍優れているので、ウェハの熱による劣化が抑制され、長寿命化が可能となる。

溶液槽7内にGa100g、GaAs10g、Al100mg、Te100mgをそれぞれ収容して温度850°Cから溶液槽4~7内の原料溶液を順次Si基板に接触させて4層のヘテロ接合の形成を行なった。

このようにして、Si基板上に厚さ60μm、キャリア濃度 2×10^{18} 個/cm³のP型Si-Ge合金結晶からなる第1層、P型Ga_{0.27}Al_{0.13}Asの第2層、n型Ga_{0.7}Al_{0.3}Asの第3層、n'型Ga_{0.95}Al_{0.05}Asの第4層が設けられたエピタキシャルウェハが形成された。

このエピタキシャルウェハを用いて発光ダイオードを作成したところ、GaAs基板を用いた発光ダイオードとほぼ同等の発光強度が得られた。

なお、上記実施例1~4ではGa、Snを溶媒としたが、この他In、Tl、Bi、Pb等を用いても同様の結晶成長を行なうことができる。また、不純物としてはTe、Znの他Sn、Hg、Cdを用いることもでき、さらにTeとSnとの併用も可能である。


また、液相エピタキシャル法としては傾斜法あるいは浸漬法でもよい。

(4) Si結晶用に開発された既存の各種装置を使用することができると共に大型の結晶を製造することができる。


4. 図面の簡単な説明

第1図は本発明の一実施例に係る半導体結晶の製造方法で用いられたスライドポートの構成図、第2図ないし第6図は本発明の作用を示す説明図である。


特許出願人 日立電線株式会社
代理人弁理士 鮎谷信雄




第1図




第2図




第3図



第4図



第5図



第 6 図

第1頁の続き

②発明者 小石 栄三 茨城県日立市日高町5丁目1番1号 日立電線株式会社電線研究所内

②発明者 佐野 日隅 茨城県日立市日高町5丁目1番1号 日立電線株式会社電線研究所内